Verilog-HDL для моделирования и синтеза цифровых...

Main
Computers - Programming
Verilog-HDL для моделирования и синтеза...

Verilog-HDL для моделирования и синтеза цифровых электронных схем

Name: Verilog-HDL для моделирования и синтеза цифровых электронных схем
ISBN: 9789667458676

Кондратенко Ю.П., Мохор В.В., Сидоренко С.А.

0 / 0

0 comments

이 책이 얼마나 마음에 드셨습니까?

파일의 품질이 어떻습니까?

책의 품질을 평가하시려면 책을 다운로드하시기 바랍니다

다운로드된 파일들의 품질이 어떻습니까?

Учебное пособие содержит описание языка Verilog для автоматизации процессов синтеза и моделирования цифровых электронных схем, в частности, теоретические сведения, примеры проектирования и упражнения для самоконтроля. Материал учебного пособия ориентирован на использование Verilog-компилятора, встроенного в систему автоматизированной разработки и верификации электронных схем Active-HDLS.l.
Учебное пособие предназначено для студентов, обучающихся по специальностям «Системы управления и автоматики», «Специализированные компьютерные системы», «Интеллектуальные системы принятия решений» и «Электронные системы», а также может быть полезно магистрантам, аспирантам и специалистам, занимающимся проектированием цифровых устройств на базе программируемых логических интегральных схем.

카테고리:

Computers - Programming

년:

2002

출판사:

НГТУ

언어:

russian

ISBN 10:

9667458679

ISBN 13:

9789667458676